PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-267413

(43) Date of publication of application: 28.09.2001

(51)Int.Cl.

H01L 21/76

(21)Application number : 2001-055173

(71)Applicant: INTERNATL BUSINESS MACH

CORP <IBM>

(22)Date of filing:

28.02.2001

(72)Inventor: CHANG HON RAM

(30)Priority

Priority number : 2000 520502

Priority date : 08.03.2000


Priority country: US

(54) SEMICONDUCTOR DEVICE HAVING A SUBSTANTIALLY FLAT TRENCH SEPARATION REGION AND ITS MANUFACTURING METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To provide the manufacturing method of a semiconductor device where a flat STI region without containing any divots at the corner part of the STI region is formed.

SOLUTION: A process for forming a lamination film on the surface of a substrate is included, and the lamination film consists of oxide, polysilicon, and nitride layers (a). A process for allowing the lamination film to be subjected to patterning to form a trench in the substrate is included, and the patterning exposes the side walls of the oxide, polysilicon, and nitride layers (b). A process for oxidizing the trench and the exposed side wall of the oxide and polysilicon layers to allow a conformal oxide layer to be subjected to thermo-growth in the trench and on the



exposed side wall of the oxide and polysilicon layers (c), a process for filling the trench with a trench dielectric material (d), and a process for flattening up to the surface of the substrate (e), are included.

LEGAL STATUS

[Date of request for examination]

28.02.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本图特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出與公開各号 特開2001-267413 (P2001-267413A)

(43)公開日 平成13年9月28日(2001.9.28)

(51) Int.CL7

紐別記号

F I

ラーマコード(参考)

HO1L 21/76

HOIL 21/76

審査請求 有 商求項の数10 OL (全 7 円)


(21)山顯番号 特顧2001-55173(P2001-55173) (71)出廢人 390009531 インターナショナル・ビジネス・マシーン (22)出籍日 平成13年2月28日(2001.2.28) ズ・コーボレーション INTERNATIONAL BUSIN ESS MASCHINES CORPO (31)優先機主張番号 09/520502 (32)優先日 平成12年3月8日(2000.3.8) RATION (33)優先權主張国 米国 (US) アメリカ合衆国10504、ニューヨーク州 アーモンク (済地なし) (72)発明者 チャング・ホン・ラム アメリカ合衆国 05495 パーモント州 ウィリストン アスター レーン 61 (74)代理人 100086243 **护理士 坂口 博 (外2名)**

(54)【発明の名称】 実質的に平坦なトレンテ分解領域を有する辛募体デバイス及びその製造方法

(57)【要約】

【課題】 STI領域の角部にディボットを含まない平 坦なSTI領域が形成される半導体デバイスの製造方法 を提供する。

【解決手段】 (a) 基板の表面上に積層膜を形成する工程を含み、積層膜は、酸化物層、ポリシリコン層、および変化物層からなり、(b) 基板内に、トレンチを形成するために、積層膜をバターニングする工程を含み、パターニングは、酸化物層、ポリシリコン層、および整化物層の側壁を難出し、(c) トレンチ内と、酸化物層およびポリシリコン層の選出された側壁上とに、コンフォーマルな酸化物層を熱成長させるために、トレンチと、酸化物層およびポリシリコン層の認出された側壁とを酸化する工程と、(d) トレンチをトレンチ誘衛体材料で充填する工程と、(e) 基板の表面まで平坦化する工程とを含む。



【特許請求の範囲】

む、方法。

的に平坦なトレンチ分離領域を設ける方法であって、

(a) 基板の表面上に、積層膜を形成する工程を含み、 前記積層膜は、酸化物層、ポリシリコン層、および窒化 物層からなり、(り) 前記墓板内に、少なくとも1つの トレンチを形成するために、前記積層膜をパターエング する工程を含み、前記パターニングは、前記酸化物層、 ポリシリコン層、および窒化物層の側壁を舞出し、

(c) 前記トレンチ内と、前記酸化物層および前記ポリ 19 【0002】 シリコン層の前記奪出された側壁上とにコンフォーマル な酸化物層を熱成長させるために、前記少なくとも1つ のトレンチと、前記酸化物層および前記ポリシリコン層 の前記舞出された側壁とを酸化する工程と、(d)前記 トレンチを、トレンチ誘電体材料で充填する工程と、 (e) 前記基板の前記表面まで平均化する工程とを含

【請求項2】前記基板は、Si, Ge, SiGe, Ga As. InAs. InP. または屋状の半導体よりな る。請求項1に記載の方法。

【請求項3】前記酸化する工程は、酸素含有雰囲気内 で、約800℃以上の温度で約30分以内の時間行われ る。請求項1に記載の方法。

【請求項4】前記熱成長された酸化物層は、約10~約 30 nmの厚さを有する。請求項1に記載の方法。

【請求項5】前記トレンチ誘電体材料は、テトラエチル オルトシリケート (TEOS)、SíO、、または流動 性酸化物である、請求項1に記載の方法。

【請求項6】基板内に形成され、隣接する活性デバイス 領域を互いに電気的に分離する、少なくとも1つの実質 30 ウエハ片10を示し、基板12の上には、酸化物層1 的に平坦化されたトレンチ分離領域を備えた半導体デバ イスであって、前記平坦化されたトレンチ分離領域が、 前記トレンチ分配領域の上面と前記墓板の上面との間に 完全な角部を有する、半導体デバイス。

【請求項7】前記基板は、Si、Ge、SiGe、Ga As. InAs. InP. または歴状の半導体よりな る。請求項6に記載の半導体デバイス。

【請求項8】前記少なくとも1つの平坦化されたトレン チ分離領域は、深いトレンチ分離領域、通常深さのトレ 組合せを有する。請求項6に記載の半導体デバイス。 【請求項9】前記少なくとも1つの平坦化されたトレン チ分解領域は、熱成長酸化物ライナーおよびトレンチ語 電体材料を含む、請求項6に記載の半導体デバイス。 【請求項10】前記トレンチ誘電体材料は、テトラエチ ルオルトシリケート (TEOS), SiO,, または流

動性酸化物である。請求項9に記載の半導体デバイス。 【発明の詳細な説明】

[0001]

【発明の届する技術分野】本発明は、半導体デバイスの 59 核研磨 (CMP) または研削のような適常の平坦化プロ

製造に関し、特に、基板内に浅いトレンチ分離(ST 1) 領域のようなトレンチ分離領域を製造する方法に関 する。トレンチ分離領域は、真質的に平坦であり、トレ ンチ分離/基板の完全な(rounded)角部を含 む。本発明は、完全な角部を形成することによって、ト レンチ分離/基板の角部におけるディボット(divo 1) の形成を実質的に排除する。従って、本発明の方法 は、ポリシリコン・レールの形成を阻止し、トランジス タの早期ターンオン特性を減少する。

【従来の技術】半導体デバイスの製造において、デバイ ス内に存在する種々の活性領域を互いに電気的に分離す る分解領域を形成することは、国知である。活性デバイ ス領域を電気的に分離する1つの方法は、隣接するデバ イス間にトレンチ分離領域を形成することである。この ような従来のトレンチ分離領域は、真型的には、基板内 に形成され、SiO、のような誘電体材料で充填された トレンチを有する。

【0003】浅いトレンチ(深さが、約111mより浅い 26 トレンチ)、通常深さのトレンチ(深さが、約1~約3 μmであるトレンチ)、深いトレンチ (深さが3μmよ り深いトレンチ)を含む3種類のトレンチ分離領域が知 **られている。半導体デバイスのサイズが、絡えず縮小す** るにつれて、ST! (浅いトレンチ分離) 領域を用いる ことに、より大きな関心が持たれている。

【りり04】従来技術は、基板内にST!領域を形成す る際に用いることができる多くの異なる方法を開示して いる。このような従来の方法の1つを、図1~図5に示 す。特に、図1は、S1のような半導体基板12を含む 4、窒化物屋16、およびパターニングされたフォトレ ジスト18が形成されている。このような構造は、通常 の付着工程を用いて形成され、パターニングされたフォ トレジストは、通常のリソグラフィによって、例えば、 フォトレジストを設け、フォトレジスト内にパターンを

形成するためにフォトレジストを放射線に露光し、バタ

ーンを現像することによって形成される。

【0005】図2では、バターニングされたフォトレジ スト18が、続くエッチング・プロセスの際のマスクと ンチ分離領域、浅いトレンチ分離領域、またはそれらの 46 して用いられる。従って、エッチングの際には、窒化物 厘16、酸化物層14、および半導体基板12のマスク されていない部分が、ドライエッチング・プロセス、す なわち反応性イオンエッチング(RIE)を用いて除去 され、基板内にトレンチ2()を形成する。

> 【0006】次に、図3に示すように、パターニングさ れたフォトレジストが、通常の剥離プロセスを用いて除 去され、その後、酸化物層(または、他のトレンチ誘電 体材料)2.4 が、窒化物層上およびトレンチ内に付着さ れる。トレンチ充填に続いて、酸化物層24が、化学機

セスを用いることによって、窒化物層16の上面17ま で平坦化される(図4を参照されたい)。平坦化プロセ スは、トレンチ内に酸化物プラグ26を形成する。ま た、図4に示すように、酸化物プラグ26は、上面17 と実質的に同一平面上に延びている上面28を有する。 また、プラグは、側壁33と、側壁33が上面28につ ながる上側の角部34とを有する。

【①①①7】理想的には、プラグの上面は、平坦であ る。すなわち、平ちな表面を有する。また、理想的に は、プラグの角部は、90°の角度からなり、従って、 実質的に直角である。 しかし、 用いられる平坦化プロセ スの実際の制限により、とれら理想的な対象物が形成さ れることはない。図4に示すように、上面28は、平ち ではなく、凹面形であり、分離領域の角部は、直角では itus.

【0008】幾つかのケースでは、ブラグ26の、ST ! 領域の角部の部分は、除去され、ディボット30の形 成を生じる (図5を参照されたい)。 STIの角部のこ れらディボットは、磨14および磨16が除去されても 存在するであるう。STI/基板の角部のディボットの 20 存在は、不所望である。というのは、ディボットは、ボ リシリコン・レールのような不所塑な構造と、デバイス の早期ターンオン特性とを生じるからである。これらの 欠点のため、STI/基板の角部のディボットを取り除 く方法が、絶えず求められている。

【0009】しかしながら、今日まで、ST!と墓板と の間の角部の領域にディボットを含まない平坦なST! 領域を与えることができる方法は、開発されていなかっ た。ST!領域の角部にディボットを含まない平坦なS TI領域を製造できる方法の開発は、技術の著しい進歩 30 を示すであろう。というのは、この方法は、構造の角部 のスレショルド電圧の制御を改善し、様々なロジックお よびメモリの応用に使用するのに適した標準を作製する からである。さらに、このような方法は、ポリシリコン ・レールの存在を実質的に排除し、デバイスの早期ター ンオン特性を減少するので、有用である。

[0010]

【発明が解決しようとする課題】本発明の目的は、ST ! 領域の角部にディボットを含まない平坦なSTI領域 が形成される半導体デバイスの製造方法を提供すること 40 である。

[0011]

【課題を解決するための手段】本発明は、トレンチ分離 /蟇板の完全な角部を含む実質的に平坦なトレンチ分離 領域が形成されている半導体構造を製造する方法を提供 する。完全な角部は、ディボット形成を排除するので、 本発明においては、有利である。本発明のトレンチ分離 領域は、完全な角部を含むので、ポリンリコン・レール および他の同様の不所望な構造がなくなる。 用語 "トレ ンチ"は、深いトレンチ、適常深さのトレンチ、および 50 膜を形成する前に、基板は、基板の表面上に形成される

浅いトレンチを含むのに対して、用語"トレンチ分離鎖 域"は、浅いトレンチ分解領域、通常深さのトレンチ分 離領域、および深いトレンチ分離領域を含む。 【0012】特に、本発明の方法は、以下の工程を含 Łr.

(a) 基板の表面上に、積層膜を形成する工程を含み、 前記積層膜は、酸化物層、ポリシリコン層、および窒化 物層からなり、(b) 前記基板内に、少なくとも1つの トレンチを形成するために、前記積層膜をパターニング 10 する工程を含み、前記パターニングは、前記酸化物層。 ポリシリコン層、および窒化物層の側壁を奪出し、

(c) 前記トレンチ内と、前記酸化物層および前記ポリ シリコン層の前記募出された側壁上とに、コンフォーマ ルな酸化物層を熱成長させるために、少なくとも1つの トレンチと、前記融化物層および前記ポリシリコン層の 前記舞出された側壁とを酸化する工程と、(d)前記ト レンチを、トレンチ諸電体材料で充填する工程と、

(e) 前記基板の前記表面まで平坦化する工程とを含 23

【①①13】本発明はまた、基板内に少なくとも1つの 実質的に平坦化されたトレンチ分離領域を含む半導体デ バイスを提供し、前記平距化されたトレンそ分離領域 は、トレンチ分配/基板の角部におけるディボットの形 成を実質的に排除する完全な角部を含む。

[0014]

【発明の実施の形態】次に、完全な角部を有する実質的 に平坦なトレンチ分離領域を作製する方法を提供する本 発明を、図面を参照してより詳細に説明する。図面の中 で、同じ参照番号は、同じおよび/または対応する要素 を説明するために用いられることに注意すべきである。 【0015】本発明で用いられる基本的な処理工程を示 す図6~図10を参照する。以下の説明は、浅いトレン チ分解(STI)領域を形成するのに限定しているが、 本発明は、トレンチ分離/基板の完全な角部を有する中 間および深いトレンチ分離領域を製造する際にも有効で ある。また、種々のタイプのトレンチ領域の組合せも、 本発明の内容に含まれる。

【0016】特に、図6は、本発明の第1の工程を行っ た後の、すなわち、基板の表面上に積層膜を形成した後 の初期構造を含む。特に、図6に示す構造は、基板の1 つの表面上に形成された積層膜102を有する基板10 ()を備える。

【0017】墓板100は、限定はされないが、S:、 Ge, SiGe, GaAs, InAs, InP. および 他の全ての!11族/V族の半導体化合物を含む通常の 半導体材料よりなることができる。また、基板は、Sェ **/SiGeのような屈状の半導体よりなることができ** る。墓板は、製造されるデバイスの種類に依存して、n 型またはp型とすることができる。基板の表面上に領層 か、あるいは基板内に形成される穏々の活性領域を任意 に含むことができる。

【0018】本発明で用いられる積層膜は、下部の酸化 物層104、中間部のポリシリコン層106、および上 部の窒化物層108からなる。また、他の材料層を、前 述した種々の層の間に設けることができる。種々の材料 煙は、STI領域にトレンチを定める際に用いられ、従 って、循層膜の貧々の層は、玄公明の最後の処理工程の 際。すなわち平坦化の際に除去されることに注意すべき である。

- 【0019】積層膜102の酸化物層104は、通常の 熱成長プロセスを用いて、基板100の表面上に形成さ れ、あるいはまた、酸化物層1()4は、限定はされない が、化学気相付着(CVD)、プラズマCVD、スパッ タリング、蒸着のような普通の付着プロセス、および他 の同様の付者プロセスによって形成することができる。 酸化物層104の厚さは、変えることができるが、酸化 物層は、典型的には、約5~約20mmの厚さを育し、 約6~約12 nmの厚さが非常に好ましい。SiO、の ような酸化物含有材料を、酸化物層104として用いる。20 ターニングされたフォトレジストが、過常の剝離プロセ ことができる。

【0020】ポリシリコン層106に関する限り、ポリ シリコン層106は、CVD、プラズマCVD、および スパッタリングのような普通の付着プロセスを用いて、 酸化物層上に形成される。ポリシリコン層106の厚さ は、変えることができるが、ポリシリコン層は、典型的 には、約25~約200nmの厚さを有し、約80~約 120nmの厚さが、非常に好ましい。

【0021】積層膜の窒化物層、ずなわち窒化物層10 8は、当業者に周知の、室化物層を形成できる通常の付 30 着プロセスを用いることによって、ポリシリコン層10 6上に形成される。窒化物層108を形成する際に用い **られる典型的な付着プロセスの例は、限定はされない** が、CVD、プラズマCVD、スパッタリング、蒸音、 および他の同様の付着プロセスを含む。 窒化物層 108 の厚さは、変えることができるが、窒化物層108は、 典型的には、約50~約300nmの厚さを有し、約1 00~約200nmの厚さが、非常に好ましい。Si N. およびSiオキシナイトライド(Si oxyni 発明で用いることができる。

【0022】次に、図7に示すように、積層膜の種々の 煙がパターニングされ、墓板内にトレンチ110を形成 する。すなわち、トレンチ・エッチの際に、積層膜内に 存在する種々の層の側壁が、舞出する。図面は、構造内 にしつのトレンチのみの形成を示すが、本発明は、構造 内に複数のトレンチを形成する際に用いることができる ことに注意すべきである。前述したように、本発明にお いて形成されるトレンチは、本明細書の従来技術のセク

さのトレンチ、あるいは深いトレンチとすることができ る。好適な実能側では、浅いトレンチが形成される。 【0023】特に、フォトレジスト (図示せず) は、通 宮の付着プロセスを用いて窒化物層108の露出された 表面層上に形成される。次に、トレンチが形成される荷 **屋膜の選択領域を募出するために、フォトレジスト屋** が、普通のリソグラフィを用いてパターニングされる。 本発明で用いられるリソグラフィ工程は、フォトレジス ト内にパターンを形成するためにフォトレジストを放射 10 根に窓光する工程と、そのバターンを現像する工程とを 含む、このような工程は、当業者に周知であるので、こ れらの工程の詳細説明は、ここでは必要としない。

【0024】次に、トレンチは、RIE、イオンビーム エッチング、プラズマエッチングのような普通のドライ エッチング・プロセス、または他の同様のドライエッチ ング・プロセスを用いて、積層膜の種々の層をエッチン グすることによって形成される。また、前述したドライ エッチング・プロセスの組合せを、トレンチを設ける際 に用いることができる。トレンチ、エッチに続いて、パ スによって除去され、図?に示す標道を与える。

【0025】図8に示す本発明の次の工程は、トレンチ と、酸化物層104およびポリシリコン層106の舞出 された側壁とを酸化する工程からなり、この工程は、ト レンチの側壁上に、コンフォーマルな酸化物層112を 成長させ、綺層膜のポリシリコン層まで(ポリシリコン 煙を越えない) 延在させることができる条件の下で行わ ns.

【0026】熱成長酸化物層は、O、、オゾン、N、O のような破索含有雰囲気 および他の同様の破索含有雰 囲気内で、約800℃以上の温度で約30分以内の時 間、構造を酸化することによって形成される。複数の酸 素含有雰囲気の混合雰囲気もまた、意図される。より好 適なコンフォーマルな酸化物層112は、約900~約 1000℃の温度で約5~約10分の時間、構造を酸化 することによって形成される。本発明においては、約5 分以内の時間が、非常に好ましい。単一の酸化工程を用 いることができ、あるいは必要ならば、酸化工程は、穏 ャのランプ (ramp) およびソーク (soak) サイ tríde)のような窒化物層を形成できる材料を、本 40 クルを含むことができる。また、本発明においては、ト レンチ内でコンフォーマルな酸化物層を熱成長させるこ とができる限り、他の温度および他の時間を用いること ができる。例えば、本発明のこの工程において酸化物圏 を成長させる際に、通常の炉処理を用いることができ る.

> 【10027】酸素含有雰囲気の外に、本発明はまた、酸 素含有雰囲気と混合される。約90%以下のHe、A r、またはN。のような不活性ガスの存在を意図してい

ションで説明した深さを育する、浅いトレンチ、追席深 50 【0028】上記所定のパラメータの下で、約10~約

30 nm、より好適には約18~約24 nmの厚さを有する熱成長酸化物層を、トレンチ内と、酸化物層104 およびポリシリコン層106の露出された側壁上とに形成することができる。

【0029】次に、図9に示すように、トレンチ誘電体 材料114は、限定はされないが、CVD。プラズマC VD、スパッタリング、および他の同様の付着プロセス を含む普通の付着プロセスを用いて、トレンチ内に形成 される。本発明で用いることができる適切なトレンチ譜 電体材料は、限定はされないが、テトラエチルオルトシ 10 . リケート(TEOS)、SiO。、流動性酸化物、およ び他の同様の誘電体材料を含む。TEOSを用いると、 平坦化の前に、任意の高密度化工程を用いることができ る。トレンチを充填する際に用いられる付着プロセスは また。荷屋膜の窒化物層上にトレンチ誘電体材料の層を 形成することに注意されたい (図9を参照)。図に示す 実施例では、熱成長酸化物層およびトレンチ諸電体材料 は、構造のSTI領域116を形成する。トレンチの他 の深さが用いられる実施例では、領域116は、前に形 成されたトレンチの深さに相当するトレンチ分解領域で 20

【0030】次化、図10に示すよう化、このようにして形成された構造は、化学機械研磨(CMP)または研削のような普通の平坦化プロセスを用いて、基板の表面まで平坦化される。従って、平坦化工程の際、債層膜の程々の層は、除去される。図10に示すように、本発明の方法は、複数のSTI/基板の角部のいずれかにおいて、いかなる実質的なディボットをも形成されない。ディボットの形成は、本発明では、実質的には排除される。なぜならば、前述したようにして形成されたコンフォーマルな酸化物層は、トレンチ誘電体材料よりも遅い速度でエッチングされるからである。エッチング速度のこの差は、STI/基板の角部におけるディボットの形成を妨げる。図10に示すように、本発明においては、完全な角部が、形成される。

- 【0031】まとめとして、本発明の構成に関して以下の事項を関示する。
- (1) 半導体デバイスの製造方法において、トレンチ分離/基板の完全な角部を有する実質的に平坦なトレンチ分配領域を設ける方法であって、(a) 基板の表面上に、 債層膜を形成する工程を含み、前記預層膜は、酸化物層、ボリシリコン層、および窒化物層からなり。
- (b) 前記基板内に、少なくとも1つのトレンチを形成 ロセス、または するために、前記符屋膜をパターニングする工程を含 記載の方法。 記載の方法。 み、前記パターニングは、前記酸化物層、ポリシリコン 800℃以上の チ内と、前記酸化物層をおよび前記ポリシリコン層の前記 記(1)に記載 3出された側壁上とにコンフォーマルな酸化物層を熱成 (17)前記 長させるために、前記少なくとも1つのトレンチと、前 の温度で約5~記酸化物層および前記ポリシリコン層の前記雲出された 50 に記載の方法。

側壁とを酸化する工程と、(d) 前記トレンチを、トレンチ誘電体材料で充填する工程と、(e) 前記基板の前記表面まで平坦化する工程とを含む、方法。

- (2) 前記基板は、S1、Ge, SiGe, GaAs, InAs、InP、または層状の半導体よりなる。上記 (1) に記載の方法。
- (3) 前記積層號の前記酸化物層は、熱成長されるか、付着される、上記(1) に記載の方法。
- (4) 前記満層鸌の前記酸化物層は、化学気相成長(C VD), プラズマCVD. スパッタリング, または蒸発 によって付着される、上記(3)に記載の方法。
- (5) 前記積層鸌の前記酸化物層は、約5~約20 nmの厚さを有する。上記(1)に記載の方法。
- (6) 前記積層漿の前記骸化物層は、約6~約12 n m の厚さを有する。上記(5) に記載の方法。
- (7) 前記補層機の前記ポリシリコン層は、CVD, ブラズマCVD. およびスパッタリングよりなる群から選択された付着プロセスによって形成される、上記(1)に記載の方法。
- (8) 前記領層機の前記ポリシリコン層は、約25~約 200nmの厚さを有する。上記(1)に記載の方法。
 - (9) 前記領層機の前記ポリシリコン層は、約80~約 120nmの厚さを有する、上記(8)に記載の方法。
 - (10) 前記機層膜の前記室化物層は、CVD、プラズマCVD、およびスパッタリングよりなる群から選択された付着プロセスによって形成される。上記(1)に記載の方法。
 - (11) 前記積層膜の前記室化物層は、約50~約30 0 n n の厚さを有する、上記(1) に記載の方法。
- (12) 前記積層膜の前記室化物層は、約100〜約2 00 nmの厚さを有する。上記(11) に記載の方法。
- (13)前記パターニングする工程は、リングラフィエ程はよびエッチング工程を含む、上記(1)に記載の方法。
- (14)前記リソグラフィ工程は、フォトレジストを前記積層膜の前記室化物層に設ける工程と、前記フォトレジストを銭光によってパターニングする工程と、前記フォトレジストのパターンを現像する工程とを含む。上記(13)に記載の方法。
- (9 (15)前記エッチング工程は、反応性イオンエッチング(R1E)、イオンビームエッチング、プラズマエッチングよりなる群から選択されたドライエッチング・プロセス、またはそれらの組合せを含む。上記(13)に記載の方法。
 - (16)前記骸化する工程は、融業含有雰囲気内で、約800℃以上の温度で約30分以内の時間行われる、上記(1)に記載の方法。
 - (17) 前記酸化する工程は、約900~約1000℃ の温度で約5~約10分の時間行われる、上記(16) に記載の方法。

- (18) 前記酸素含有雰囲気は、O. 、オゾン、N 。〇、またはそれらの復合物を含む、上記(16)に記 戯の方法。
- (19) 前記酸素含有雰囲気は、不活性ガスと混合さ れ、前記不活性ガスが、前記混合物内に約90%以下の 置存在している、上記(16)に記載の方法。
- (20) 前記熱成長酸化物層は、約10~約30 nmの 厚さを有する。上記(1)に記載の方法。
- (21)前記熱成長酸化物層は、約18~約24 nmの 厚さを有する。上記(20)に記載の方法。
- .(22)前記充填する工程は、CVD、プラズマCV D、およびスパッタリングよりなる群から選択された付 者プロセスを含む、上記())に記載の方法。
- (23) 前記トレンチ誘電体材料は、テトラエテルオル トンリケート(TEOS)、SIO。 または流動性酸 化物である、上記(1)に記載の方法。
- (24) 前記トレンチ諸電体材料は、TEOSであり、 前記平坦化する工程の前に高密度化工程が用いられる。 上記(23) に記載の方法。
- (25) 前記平坦化する工程は、化学機械研磨または研 20 た構造の断面図である。 削を含む、上記(1)に記載の方法。
- (26)前記少なくとも1つのトレンチは、深いトレン チ、追怠深さのトレンチ、浅いトレンチ、またはそれら の組合せである. 上記(1)に記載の方法。
- (27) 前記少なくとも1つのトレンチは、浅いトレン チである、上記(26)に記載の方法。
- (28) 基板内に形成され、隣接する活性デバイス領域 を互いに電気的に分離する。少なくとも1つの実質的に 平坦化されたトレンチ分陰領域を備えた半導体デバイス であって、前記平坦化されたトレンチ分離領域が、前記 30 17 上面(窒化物層) トレンチ分離領域の上面と前記基板の上面との間に完全 な角部を有する、半導体デバイス。
- (29) 前記墓板は、Si. Ge, SiGe, GaA s. InAs. InP, または層状の半導体よりなる、 上記(28)に記載の半導体デバイス。
- (30) 前記少なくとも1つの平坦化されたトレンチ分 離領域は、深いトレンチ分離領域、通常深さのトレンチ 分解領域、浅いトレンチ分解領域、またはそれらの組合 せを育する、上記(28)に記載の半導体デバイス。
- (31) 前記少なくとも1つの平坦化されたトレンチ分 40 106 中間部のポリシリコン層 離領域は、浅いトレンチ分離領域である、上記(3(1) に記載の半導体デバイス。
- (32) 前記少なくとも1つの平坦化されたトレンチ分 離領域は、熱成長酸化物ライナーおよびトレンチ誘電体 材料を含む、上記(28)に記載の半導体デバイス。

(33) 前記トレンチ誘電体材料は、テトラエチルオル トシリケート(TEOS)、SiOi、または流鳥性酸 化物である、上記 (32) に記載の半導体デバイス。 【図面の簡単な説明】

【図1】S丁 I 領域を製造する際に従来の方法を用いた 標道の断面図である。

【図2】STI領域を製造する際に従来の方法を用いた 模造の筋面図である。

【図3】STI領域を製造する際に従来の方法を用いた 10 構造の断面図である。

【図4】STI領域を製造する際に従来の方法を用いた 構造の断面図である。

【図5】STI領域を製造する際に従来の方法を用いた 松造の断面図である。

【図6】ST【領域を製造する際に本発明の方法を用い た構造の断面図である。

【図?】STI領域を製造する際に本発明の方法を用い た構造の断面図である。

【図8】ST 【領域を製造する際に本発明の方法を用い

【図9】STI領域を製造する際に本発明の方法を用い た構造の断面図である。

【図10】STI領域を製造する際に本発明の方法を用 いた構造の断面図である。

【符号の説明】

- 10 ウエハ
- 12.100 墓板
- 14.24 酸化物层
- 16 窒化物层
- - 18 フォトレジスト
 - 20.110 トレンチ
 - 26 融化物プラグ
 - 28 上面(酸化物プラグ)
 - 30 ディボット
 - 33 側壁
- 34 上側の角部
- 102 満屋膜
 - 104 下部の酸化物層
- 108 上部の窒化物層
- 112 コンフォーマルな酸化物層
- 114 トレンチ諸電体材料
- 116 STI領域

(7) 特闘2001-267413 [図1] [22] [図3] [図4] [図6] [図5] -100 [図8] [図7] -104 -100 [図9] [図10] -101